Digitaltechnik


Prof. Jürgen Plate

9 Schaltkreisfamilien

Dieses Kapitel ist ein Info-Kapitel für diejenigen Studiengänge, die nur die Vorlesung "Digitaltechnik" hören. Hier erhalten Sie einen sehr knappen Überblick der typischen Digitalschaltkreise-Technologien, die sich auch in Mikroprozessoren und Mikrocontrollern wiederfinden.

9.1 TTL (Transistor-Transistor-Logik)

Die TTL-Schaltkreisfamilie entwickelte sich bereits sehr früh und gilt seit fast 30 Jahren als die bedeutendste Schaltkreisfamilie. Aus den Standard-TTL-Bausteinen entwickelten sich über die Jahre andere Typen:

JahrBaureiheBezeichnung
1963Standard-TTL 74xx
1967Low-Power74Lxx
1967High-Power74Hxx
1969Schottky74Sxx
1971Low-Power-Schottky74LSxx
1978Fast74Fxx
1980Advanced Low-Power-Schottky74ALSxx
1981Advanced Schottky74ASxx

"Transistor-Transistor-Logik" besagt, daß die Signal-Ein- und -Auskopplung über Transistoren erfolgt. Die TTL-Baureihen gliedern sich in mehrere, historisch gewachsene Reihen. Während zunächst die sogenannten Standard-TTL-Schaltkreise mit der Bezeichnung 74xxx den Markt dominierten, kamen später Reihen mit sehr schnellen Schaltzeiten wie die High-Speed-Reihe 74Sxxx oder aber verringerter Leistungsaufnahme wie die 74Lxxx-Reihe sowie Kombinationen aus beiden Reihen (74LSxxx) hinzu. Letztere dominiert heute TTL-Anwendungen. Kennzeichnend für die Grundschaltung von TTL-Gattern ist derMultiemitter-Eingang, der mehrere Eingänge rückwirkungsfrei miteinander verkoppelt und der sogenannte Totem-Pole-Ausgang, der aus einer Treiberstufe mit zwei im Gegentakt arbeitenden Ausgangstransistoren besteht.

Diese Schaltungsmerkmale sind in allen Schaltkreisen der Standard-TTL-Reihen zu finden, unabhängig davon, wie komplex deren Innenleben auch ist. Lediglich bei den High-Speed-Baureihen mit dem S in der Typenbezeichnung finden wir statt der Multiemittertransistoren Schottky-Diodeneingänge, da deren Schaltzeiten wesentlich kürzer sind als die von Transistoren.

Auch ausgangsseitig gibt es Unterschiede. Der Standard-Ausgang ist durch den Gegentaktausgang gekennzeichnet. Er kann sowohl TTL-Eingänge ansteuern als auch systemfremde Lasten, wie z. B. einen Transistor oder eine LED über einen Vorwiderstand. Die Transistoren werden als Schalter betrieben, und zwar so, daß sie nicht gleichzeitig leiten oder sperren. Daher ist je nach Schaltzustand immer nur einer der beiden Transistoren leitend und schaltet den Ausgang entweder nach Masse (Ausgangspegel "0") oder zur Betriebsspannung (Ausgangspegel "1") durch.

Eine weitere wichtige Rolle spielt der Tristate-Ausgang. Sein Name sagt alles. Im Gegensatz zum einfachen Gegentakt-Ausgang, der den Ausgang entweder sperrt oder durchschaltet, ist es hier über eine besondere Steuerung, die extern oder intern innerhalb der Schaltkreislogik ausgelöst werden kann, zusätzlich möglich, den Ausgang durch gleichzeitige Sperrung beider Ausgangstransistoren den Ausgang hochohmig zu machen. Der Vorteil dieser Schaltungsversion ist die Möglichkeit, mehrere Schaltkreisausgänge z. B. an einer gemeinsamen Busleitung betreiben, d.h., parallelschalten zu können. Wichtig ist beim Tristate-Ausgang, daß niemals zugleich zwei oder mehr Ausgänge aktiviert sein dürfen.

Die dritte wichtige Ausgangsschaltungsversion ist der Open-Collector-Ausgang (OC). Hier weist hier der Ausgangstransistor einen offenen Kollektor auf, der im leitenden Zustand nach Masse schaltet (0-Pegel) und im gesperrten Zustand hochohmig (offen) wird. Dieser Effekt wird zum einen für das Treiben höherer Lasten eingesetzt, zum anderen sind hier je nach Typ des Ausgangstransistors höhere Ausgangsspannungen als die Betriebsspannung des Schaltkreissystems möglich.

Aber auch Multiplexbetrieb und Parallelschaltung von Ausgängen ist so möglich. Und gerade letztere Möglichkeit wird gern in der Praxis angewendet, um eine zusätzliche logische Verknüpfung zu realisieren. So kann man z. B. mehrere NAND-Gatter so ausgangsseitig zusammenschalten, daß eine zusätzliche AND-Funktion ensteht. Je nach Art der sich ergebenden Verknüpfung nennt man das "WIRED-AND" bzw. "WIRED-OR".

Die TTL-Familie deckt heute nahezu alle denkbaren Anwendungen mit Schaltkreisen niedrigen und mittleren Integrationsgrades ab und ist mit nahezu 1000 Typen am Markt vertreten. Sie zeichnet sich aus durch:

Der recht hohe Ausgangsstrom führt aber auch zu einem hohen Ruhestrom. Der relativ hohe Strombedarf der TTL-Schaltkreise erzwang große Chipflächen, um die entstehende Verlustwärme abzuführen. Damit war dem Integrationsgrad der TTL-Technik bei gleicher Chipfläche eine "natürliche" Grenze gesetzt.Die folgende Tabelle zeigt Gatterlaufzeiten und Verlustleistungen bei TTL-Gattern.

TTL-Familie Abk. Laufzeit [ns] Leistung [mW]
Low Power TTL L 33 1
Standard TTL - 10 10
Low Power Schottky LS 9 2
High Power H 6 22.5
Advanced Low Power Schottky ALS 4 1
Schottky S 3 20
Fast Schottky F 2 4
Advanced Schottky AS 1.5 22

Die wichtigsten Daten von TTL-Schaltkreisen aus Anwendersicht sind

Der "fan out" eines Gatters gibt an, wieviele Eingänge maximal von einem Gatterausgang angesteuet werden können. Bei Standatd-TTL ergibt er sich zu

-IQ0/-II0 = 16 mA/1,6 mA = 10

Der Bereich des 0-Pegels erstreckt sich beim TTL-Eingang von 0 bis 0.8 V, der des 1-Pegels von 2 bis 5 V. Das heißt, im Spannungsbereich des 0-Pegels erkennt jedes TTL-Gatter an seinem Eingang eine logische 0, ab 2 V dann eine logische 1. Der Spannungsbereich zwischen 0.8 V und 2 V ist eine verbotene Zone. Ein Signal, das in diesem Bereich längere Zeit anliegt, kann das Gatter zum Schwingen anregen. Zumindest ist eine Fehlfunktion programmiert. Ansteuerimpulse müssen diesen Bereich möglichst schnell durchlaufen.

Ausgangsseitig liegen die Pegel für "1" zwischen 2.4 V und 5 V sowie die 0-Pegel zwischen 0 und 0.4 V. Insgesamt ergibt sich für die TT0-Pegel und den Störabstand:

Eingangsströme und fan out:

TTL-Familie IIL [mA] IIH [µA] fan out
Low Power TTL -0.18 10 20
Standard TTL -1.6 40 10
Low Power Schottky -0.4 20 20
High Power -2.0 50 10
Advanced Low Power Schottky -0.2 20 20
Schottky -2.0 50 10
Fast Schottky -1.2 40 25
Advanced Schottky -1.0 20 40

9.2 MOS (Metall-Oxid-Silizium)

Die MOS-Technik hat Vorteile gegenüber TTL: der Aufbau aus hochohmigen Feldeffektransistoren, die nahezu leistungslos ansteuerbar sind und so nur sehr geringe Verlustleistungen aufweisen. Diese steigen erst mit wachsender Betriebsfrequenz. Dazu kommt der einfache und damit platzsparende Aufbau ohne weitere Schaltungselemente wie Dioden und Widerstände sowie Fortfall von Isolierschichten und die dadurch mögliche hohe Integration. Nachteilig waren anfangs die relativ hohen Schaltzeiten, (durch die hohen Kapazitäten innerhalb der MOS-Schaltungen, die erst später mit Einführung der CMOS-Technik verringert wurden), sowie die zunächst relativ geringen Ausgangsströme.

Erst mit der Fortentwicklung der MOS-Technologie hin zu CMOS (Complementary MOS) durchbrach man die technologischen Schranken, so daß moderne CMOS-Reihen heute in Schaltzeit und Ausgangslaststrom die TTL-Schaltkreise vielfach direkt ersetzen können. Weiterhin können CMOS-Schaltkreise auch mit höheren Spannungen betrieben werden, wenn ein großer Störabstand erforderlich ist. Aber auch bei 5 V Versorgungsspannung sind die Störabstände größer als bei TTL, wie ein Blick auf das folgende Bild zeigt.

CMOS bedeutet im Wesentlichen, daß zwei Metalloxid-Feldeffekttransistoren (jeweils ein N- und ein P-Kanal-FET) in Serie zwischen Masse und Betriebsspannung liegen (Komplementärtechnik). Die Eingänge beider Transistoren sind miteinander verbunden. Diese Transistoren können im Idealfall die Gleichspannung völlig sperren, sind also ggf. extrem hochohmig. Je nach Eingangspotential leitet entweder der obere oder untere Transistor - also völlig spannungsgesteuert und damit nahezu leistungslos (zumindest im statischen Betrieb).

CMOS unterscheidet sich von TTL, wie gesagt, auch durch einen erweiterten Betriebsspannungsbereich. Er reicht von 3 V bis 15 V. So kann CMOS sowohl in TTL-Schaltungen als auch in analoge Schaltungen eingebunden werden, die mit höheren Spannungen arbeiten. Wie das Bild zeigt, erkennt ein CMOS-Gatter bei 5 V Versorgungsspannung am Eingang einen 0-Pegel zwischen 0 V und 1.5 V und einen 1-Pegel zwischen 3.5 V und 5 V. Am Ausgang sind es entsprechend 0 V bis 0.05 V für "0" und 4.95 V bis 5 V für "1". Daraus resultiert ein Störspannungsabstand von 1.45 V. Bei 10 V Betriebsspannung vergrößert er sich beispielsweise auf 2.95 V.

Um den leicht unsymmetrischen Betrieb der CMOS-Ausgangsstufe zu kompensieren, sind ihr stets noch zwei Inverterstufen nachgeschaltet, die als Ausgangspuffer dienen und für ein symmetrisches Ausgangssignal sorgen. Für CMOS-Schaltkreise werden ausschließlich MOS-Feldeffekttransistoren verwendet, die als spannungsgesteuerte Schalter arbeiten. Grundbaustein aller CMOS-Gatter ist eine aus zwei komplementären MOSFET bestehende Stufe, wie man sie im folgenden Bild sehen kann. Dies ist die einfachste Form des Inverters.

Es wirken ein n-Kanal-MOSFET und ein p-Kanal-MOSFET zusammen. Bei 1-Pegel am Eingang E ist der untere MOSFET leitend, der obere gesperrt und der Ausgang A mit Masse verbunden; A führt somit 0-Pegel. Wird der Eingang E an 0-Pegel gelegt, so ist nun der untere MOSFET gesperrt und der obere leitend, Ausgang A somit mit +5 V verbunden und der Ausgangspegel ist logisch 1. In jedem der beiden Zustände ist immer einer der beiden Transistoren gesperrt, ein Ruhestrom ist näherungsweise Null. Es fließen lediglich noch Isolations- und Sperrschichtleckströme, die nur wenige Nanoampere betragen. Lediglich im Moment des Umschaltens (Pegelwechsel) werden kurzzeitig beide MOSFETS leitend; hieraus resultiert im Umschaltmoment eine sehr kurze Stromaufnahme von wenigen Milliampere. Zu beachten ist jedoch die bei digitalen CMOS-Schaltungen die kapazitive Belastung des Ausgangs. Hier wirken die Eingangskapazitäten der nachgeschalteten Gattereingänge (Gatekapazitäten) sowie Leitungskapazitäten. Diese Kapazitäten müssen im Umschaltmoment schnell umgeladen werden. Die mittlere Speisestromaufnahme des CMOS-Gatters is somit von der Umschaltfrequenz abhängig, sie steigt mit der Frequenz. Wird dem Ausgang ein ständiger Strom entnommen oder zugeführt, so wirkt der Kanalwiderstand des jeweils leitenden Transistors. Sein Wert liegt zwischen 400 und 1000 Ohm (Mittelwert etwa 600 Ohm). Aus diesem Grund ist die mögliche Stromentnahme aus CMOS-Ausgängen (etwa zum Ansteuern von Transistoren usw.) auf etwa 0.1 mA begrenzt, wenn die logischen Pegel eingehalten werden müssen.

Zu erwähnen ist eine Weiterentwicklung dieser Standard-CMOS-Technik, die zu einer praktisch idealen Übergangskennlinie führt und neben anderen Vorteilen auch höhere Integrationsgrade ermöglicht, die LOCMOS-Technik. Sie arbeitet mit einem speziellen Oxydationsverfahren (Local Oxydation of Silicon CMOS). Die Vorteile liegen vor allem in steileren Impulsflanken, geringeren Verzögerungszeiten in den Gattern und - bei gegebener Impulsfrequenz - geringeren Verlustleistungen. Merkmal aller LOCMOS-ICs ist eine zusätzliche Ausgangspufferstufe für jeden Ausgang. Das folgende Bild zeigt die erweiterte Schaltung eines NOR-Gatters in LOCMOS-Technik. Im punktierten Feld ist die dem normalen NOR-Gatter nachgesetzte Ausgangsstufe erkennbar. Sie besteht aus zwei in Serie geschalteten Invertern, die durch ihre Verstärkerwirkung die Übertragungskennlinie wesentlich versteilern.

Die Eingänge von CMOS-Gattern sind, wie bei allen MOSFETs, sehr empfindlich gegen statische Aufladungen und Überspannungen und deshalb bei allen CMOS-Typen mit integrierten Gateschutzdioden weitgehend geschützt. Je nach Typ und Hersteller sind alle oder nur einige der gezeigten Bauelemente integriert. Diese Schutzbeschaltung ist an jedem CMOS-Eingang vorhanden.

Im allgemeinen ist bei Standard-B-CMOS-Typen die Eingangsbeschaltung wie in der Abbildung vorhanden (sie wurde in den vorangegangenen Abbildungen zur besseren Übersicht fortgelassen und ist dort vor jedem Eingang E vorhanden). Die Dioden am Eingang leiten Eingangsüberspannungen negativer Polarität nach Masse, solche positiver Polarität, wenn sie den logischen 1-Pegel (+Us) übersteigt, nach +Us ab, wobei Vorwiderstand strombegrenzend für die Dioden wirkt. Zu beachten ist die ganz linke Diode, für die keine Strombegrenzung besteht! Sofern der Eingang mit »systemfremden« Quellen (Spannungen fremder Herkunft, die größer als Us werden können, zeitweise offene Eingänge u. ä.) beschaltet wird, muss ein äußerer Vorwiderstand den Strom begrenzen. Zu beachten ist im praktischen Einsatz vor allem auch, daß V1 leitend wird, wenn +Us abgeschaltet wird und die Eingangsspannung noch anliegt!

Bei der Eingangsbeschaltung besteht ein entscheidender Unterschied zwischen TTL und CMOS: Während offene TTL-Eingänge stets 1-Pegel annehmen (und man deshalb unbenutzte TTL-Eingänge offen lassen kann - sofern die Umgebung störungsfrei genug ist), stellt sich bei offengelassenen CMOS-Eingängen eine Spannung in der Nähe der Schwellenspannung (Potential etwa in Mitte der Übergangskennlinie) ein. Es kommt damit zu undefinierten Schaltzuständen und ständiger Ruhestromaufnahme der CMOS-ICs und Schwingneigung. Aus diesem Grund müssen unbenutzte CMOS-Eingänge stets beschaltet werden! Man löst dies am einfachsten, indem man die funktionell gleich benutzten Eingänge parallel legt, oder es werden unbenutzte Eingänge je nach ihrer Funktion stets mit Masse (0-Pegel) oder direkt mit +Us (1-Pegel) verbunden.

Jede CMOS-Struktur besitzt einen parasitären Thyristor. Davon "merkt" die Schaltung gewöhnlich nichts, jedenfalls solange die Eingangsspannungen den Wert der Betriebsspannung nicht über- und den Massepegel nicht unterschreiten. In diesen beiden Fällen kann jedoch dieser Thyristor zünden. Das bedeutet, es herrscht zwischen der Betriebsspannung und Masse Kurzschluß. Das IC verabschiedet sich in die ewigen Elektronenjagdgründe. Man nennt dieses Verhalten "Latch-Up-Effekt". Die Latch-Up-Thyristoren sind Nebeneffekte beim CMOS-Herstellungsprozeß und können durch nichts verhindert werden.

TTL und CMOS koppeln

Vergleicht man die Pegeldiagramme von TTL und CMOS, so wird man feststellen, daß man einen TTL-Eingang sogar direkt an einen CMOS-Ausgang anschließen kann, denn dessen 0.05 V für "0" und auch die 4.95 V für "1" liegen innerhalb der entsprechenden TTL-Bereiche.

Umgekehrt gilt dies jedoch nicht, denn der TTL-1-Pegel beginnt bei 2.4 V, während CMOS erst bei 3.5 V eine 1 erkennt. Der 2.4-V-TTL-1-Pegel liegt im verbotenen Bereich für CMOS. Also muß man sich einen Trick einfallen lassen. Man verwendet für diese Verbindung einen Pull-Up-Widerstand (4.7 kOhm bei 5 V) am Eingang des CMOS-Gatters vor, der das Potential am CMOS-Eingang sicher auf 1-Pegel zieht.

Ganz sicher geht man, indem man ein IC der 74HCT-Reihe verwendet, das nicht nur pin- und funktionskompatibel mit TTL ist,sondern auch den Pull-Up-Widerstand überflüssig macht. Die Reihen 74HCxxx und 74HCTxxx sind übrigens pin- und funktionskompatibel mit den entsprechenden TTL-Typen. Folgerichtig finden wir hier auch Typen mit offenem Drain-Anschluss als Äquivalent zum Open Collector bei TTL und auch Typen mit Tristate-Ausgang.

9.3 Spannungsversorgung

Sowohl bei TTL als auch bei CMOS treten bei Schaltvorgängen Spitzen in der Stromaufnahme auf. Diese Lastspitzen sind steilflankig und bewegen sich zeitlich im Nanosekundenbereich. Bei diesem Verhältnissen stellen die Versorgungsleitungen zum einzelnen Gatter oder sonstigen Baustein bereits nenneswerte Induktivitäten dar - mit dem Resultat, daß die Versorgung des ICs kurzzeitig einbricht (Dip). Nach einigen Nanosekunden erfolgt dann ein Überschwingen in der Gegenrichtung (Spike). Beides kann zu Störungen im Ablauf des Schaltnetzes oder Schaltwerks führen. Daher muß jedes IC mit einem Abblock-Kondensator versehen werden (20 - 100 nF), der durch möglichst kurze Leitungen oder Leiterbahnen mit den beiden Versorgungsanschlüssen (+Ucc und Masse) verbunden ist. Es kann auch nicht schaden, für die gesamte Schaltung einen Elko mit 47 - 100 Mikrofarad vorzusehen.

Zum vorhergehenden Abschnitt Zum Inhaltsverzeichnis Zum nächsten Abschnitt


Copyright © Hochschule München, FK 04, Prof. Jürgen Plate
Letzte Aktualisierung: